PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-003054

(43)Date of publication of application: 08.01.1983

(51)Int.CI.

G06F 15/06 G06F 3/00

(21)Application number: 56-101925

(71)Applicant : NEC CORP

(22)Date of filing:

30.06.1981


(72)Inventor: KATORI SHIGETATSU

.(54). SINGLE CHIP MICROCOMPUTER

(57)Abstract:

PURPOSE: To remarkably reduce both the development cost and the development period, by using in common a terminal connected to an outer program memory, and a terminal connected to an external peripheral equipment.

CONSTITUTION: The first input terminal 201 has an input/output port function and an output function of an address, the second input/output terminal 202 has an input/output port function and an output function of a control signal, and the third input/output terminal 204 has an input/output port function and an input/ output function of a data. A control signal 208 controls each part of the input/ output terminals 201, 202 and 204, a gate 206 and a multiplexer 207. In accordance with this signal 208, a CPU 100 reads out a program from an internal program memory 101, executes it, and executes switching as to whether the input/ output terminals 201, 202 and 204 are used as a regular port terminal, or the input/output terminals 201, 202 and 204 are connected with an outer program memory and are used.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19 日本国特許庁 (JP)

⑩特許出願公開

⑫ 公開特許公報 (A)

昭58—3054

⑤Int. Cl.³G 06 F 15/06 3/00

識別記号

庁内整理番号 7343-5B 7737-5B **43公開** 昭和58年(1983) 1 月 8 日

発明の数 1 審査請求 未請求

(全 8 頁)

極シングルチップマイクロコンピュータ

東京都港区芝五丁目33番1号日 本電気株式会社内

②特 願 昭56—101925

⑪出 願 人 日本電気株式会社

②出 願 昭56(1981)6月30日

東京都港区芝5丁目33番1号

⑫発 明 者 香取重達

個代 理 人 弁理士 内原晋

明 細 書

1. 発明の名称

シングルチップマイクロコンピュータ

2. 特許請求の範囲

中央処理装置とメモリ入出力ポートとを内部に有するシングルチップマイクロコンピュータにおいて、前配入出力ポートが外部の周辺装置とデータ転送を行なりように制御する第1の制御手段と、前配入出力ポートが外部のメモリとデータ転送を行なりように制御する第2の制御手段とを備えたととを特徴とするシングルチップマイクロコンピュータ。

3. 発明の詳細な説明

本発明は外部端子を効果的に使用するシングル チップマイクロコンピュータに関する。シングル チップマイクロコンピュータは、中央処理装置、 データメモリ、プログラムメモリ、入出力装置を

LSI技術を用いて単一のチップ上に集積したも のである。プログラムメモリとしては通常マスタ ROMが用いられる。これは段階で内蔵されるペ きプログラムが書き込まれたROMである。した がって、とのマスクROMに対する修正。変更は 不可能である。もし、プログラムの修正や変更の 必要が生じた場合は、新たにシングルチョブマイ クロコンピュータを作り直し、その製造工程で修 正したプログラムを再度マスクROM内に書き込 まなければならない。この為、ソフトウェアの開 発ではマスクROMの代わりに自由に修正。変更 が可能なRAMをシングルチップマイクロコンピ ュータに外付けして使用したいという製求が非常 に強い。しかし、従来のシングルチップマイクロ コンピュータには上述のRAMを外付けできる彼 能がなかった。即ち、内蔵プログラムメモリに参 わる外付けメモリからプログラムを読み出して実 行する機能を持っていなかった。そこで上記のシ ングルチップマイクロコンピュータとハードウェ アでは同一機能を有し、外付けメモリからブログ

ないものである。

ラムを観み込んで実行するように作成された評価 用L8Iチップ(以下、エパチップと配す)を用 いてソフトウェア開発を行なっていた。従来使わ れているこのエペチップを第1回の構成図を参照 して説明する。CPU100はこのエペチップ金 体を制御する。ポート102、103、104。 105はCPU100の制御で端子単位に入力。 出力の双方向に設定でき、 I / O ペス106を介 してエペチップ外部と入出力データのやりとりを 行なり。アドレスペス端子107からは内部アド レスペス108上のアドレスがエペチップ外部に モリに対する観み出し制御信号を出力する。デー メベス端子110は外付けメモリから続み出され た命令データを受け取り、CPU100は内部デ - タペス111を介してこの命令を読み取る。と とでアドレスパス端子107、リード信号端子109。 データパス端子110は、外付けメモリからプロ グラムを競み出す為に追加された端子機能群で、 本来のシングルチップマイクロコンピュータには

つぎに動作を説明する。CPU100はデータ パス端子110。リード信号端子109、アドレ スペス端子107を用いて外付けメモリからプロ グラムを読み込んで実行する。また、CPU100 の制御でポート102,103,104,105 の入出力の設定、 I / Oパス106上のデータの 出力、ポート102, 103, 104, 105上 の外部データの入力が行なわれる。このエペチッ プは、外付けメモリからプログラムを受けて実行 するので、そのためのアドレスペス、データパス、 制御信号用の各端子を追加しなければならず、非 常に端子数の多いLSIとなる。したがって、こ のエパチップ開発の為には新たに端子数の多いパ ッケージを作らなければならず、開発費用が増大 するという欠点がある。また、1 つのシングルチ ップマイクロコンピュータの開発にあたり、実際 には量産用と上述のソフトウェア開発用との2種 類のL8Iを作らなければならず、開発費用及び 開発期間がさらに増大するという大きな欠点があ

· Z

本発明は、上記の欠点に鑑み、外付けブログラ ムメモリと接続される端子と外部の周辺装置と接 続される増子とを共用したシングルチップマイク ロコンピューダを提供することを目的としている。 本発明によるシングルチップマイクロコンピュ - タは、中央処理装置と、内部プログラムメモリ と、第1, 第2, 第3の入出力端子及び第1の入 力端子と、これらを相互に接続する信号線とを有 し、中央処理装置は内部プログラムメモリからプ ログラムを読み出して実行し、第1,第2,第3 の入出力端子を入出力ポートとして使用する第1 のモードと、第1の入出力端子を外部プログラム メモリへのアドレス信号出力端子とし、また第2 の入出力爆子をその制御信号出力爆子とし、さら に第3の入出力端子を外部プログラムメモリから のデータ入力増子として使用する第2のモードと で動作し、との第1及び第2のモードの切替えは 前記第1の入力端子からの制御信号に応答するよ りにしたことを特徴としている。

以下に、第2図を用いて本発明の一実施例を説 明する。CPU100は本シングルチャブマイク ロコンピュータ全体を制御する。第1の入出力増 子201.は入出力ポート機能とアドレスの出力機 能を持ち、第2の入出力端子202は入出力ポー ト機能と制御信号の出力機能を持ち、第3の入出 力増子204は入出力ポート根能とデータの入出 力機能とを持つ。第1の入力端子205から入力 するコントロール信号208は、入出力端子201。 202,204,ゲート206及びマルチブレク サ207の各部を制御する。この信号208代よ り C P U 1 0 0 がゲート 2 0 6 とマルチプレクサ 207を介して内部プログラムメモリ101から プログラムを読み出して実行するとともに、入出 力端子201。202。204を通常のポート増 子、即ち周辺装置へ接続できる囃子として使用す るか、あるいは入出力端子201,202,204 と外付けプログラムメモリとを接続して使用する かの切り換えが行なわれる。

つぎに本シングルチップマイクロコンピュータ

排開昭58-3054 (3)

の動作を説明する。入力増子205にハイレベル "1"を入力する事により、本シングルチップマ` イクロコンピュータは通常の動作モード(第1モ - ド)として動作し、内部プログラムメモリ 101 からプログラムを読み出して実行するとともに入 出力端子201,202,204を通常の入出力 ポートとして使用する。一方、入力端子205亿 ロウレベル"0"を入力すると、本シングルチ。 プマイクロコンピュータは内部プログラムメモリ 101からのブログラムの読み出しを行なわず、 各ポートを外部メモリとの結合用として用いる。 - 則ち、- 入出力増子・2-0-1 からはアドレス信号を出・・ カレ、入出力端子202からは外部メモリへの制 御信号を出力し、とれによって外付けのプログラ ムメモリとの間で入出力端子204を介してデー タ転送を行たり。入出力端子のポート操作命令で 入出力端子201。202。204が周辺装置に 対する入出力ポートとして機能する時のポートの 出力データと各入出力指定データとを入出力端子 204から、またその制御信号を入出力増子202

・つぎに第3図のプロック図を用いて、第2図に おける入出力端子204のうちの1端子の構成及 び動作を説明する。

からそれぞれ出力する。

以下、入出力等子が周辺装置に対する入出力ポートとして機能するモードをポートモード、また 外部メモリに対するポートとして機能するモード をエミュレイションモードと定義する。

コントロール信号208は、入出力増子204
-1の機能を指定する為の制御信号で、アンドゲート302,303,トランスファゲート312,313の開閉を制御する。ボートア/ア304は、ボートモード時に入出力増子204-1から出力するデータを保持するア/アである。モードア/ア305は、ボートモード時に入出力増子204-1の入出力指定データを保持するア/アで、この出力は出力パッファ306、トランスファゲート307,308を制御する。CPU100はモードア/ア305のデータ書き込みを制御するモードア/ア書き込み信号309及びボートア/ア304

のデータ書き込みを制御するポートド/F書き込み信号310と、入出力増子204-1上のデータの飲み取りを制御する入出力端子既み取り信号311、モードド/F書き込みサイクルとポートド/F書き込みサイクル時にアクティブ『1"となるポート制御信号315をそれぞれ発生してそれらを制御する。

つぎに動作を説明する。入力端子205にハイレベル"1"を入力する事により、コントロール 個号208はハイレベル"1"となる。 この結果、アンドゲート302は非選択状態でロウレベル"0"が出力され、アンドゲート303は選択状態でモードア/F305の出力状態がオアゲート3140N状態となる。この状態では入出力強子204-1は、ボートモードとして動作する。このモードでは、ボートア/F304にボートア/F305にはモードア/F305にはモードア/F書き込み信号309の制御でI/O

パス106上のモードデータが書き込まれる。こ のモードF/F305にハイレベル『1『が書き 込まれると、このF/Rからはハイレベル"1" が出力され、オアゲート314からも同様にハイ レベル『1"が出力される。との結果、出力パッ ファ306、トランスファゲート307がON状 態、トランスファゲート308がOFF状態とな り、ポートF/F304の内容がトランスファゲ - ト 3 1 3 、 出力パッファ 3 0 6 を介して入出力 端子204-1から出力される。また入出力端子 脱み取り信号311に同期して、との信号がアク ティブの期間、ポートF/F304の内容がトラ ンスファゲート307及び入力ペッファ316を 介して【/0ペス106上に出力される。また、 モードF/F305にロウレベル"0"が書き込 まれると、このF/Fからロウレベル" 0 "が出 力され、オアゲート314から同様にロウレベル *0 *が出力される。この結果、出力ペッファ\$06。 トランスファゲート307がOFF状態、トラン スファゲート308がON状態となり、ポートF/F 304の内容をボート端子204-1から出力することを禁止する。また、入出力端子読み込み信号311に同期してこの信号がアクティブの期間、入出力端子204-1上のデータが入力バッファ317、トランスファゲート308、入力バッファ316を介してI/Oパス106上に出力される。また、第2図において、コントロール信号208がヘイレベル・1・の時、ゲート206がON状態となり、マルチブレクサ207は内部プログラムメモリ101からの出力を選択してCPU100に転送する。

以上説明したように、人力端子205にハイレベル 1 を入力する事により、CPU100は入出力端子201,202,203,204を通常のポート端子として機能させ(ポートモード)、内部プログラムメモリ101からのプログラムを読み出して実行し、通常のシングルチップマイクロコンピュータとして動作する。

つぎに入力端子205にロウレベル^{*}0°を入 力した時の動作を脱明する。

を介して I / Oパス 1 0 6 内に入力される。また 内部データパス 1 1 1 上には、常に入出力増子204 - 1 上のデータが入力パッファ 3 1 7を介して入 力できるようになっている。また、第 2 図におい て、ゲート 2 0 6 は 0 F F 状態となり、マルチブ レクサ 2 0 7 は、入出力増子 2 0 4 から転送され る入力データを選択して C P U 1 0 0 に送出し、 外部メモリ内の命令あるいはデータを C P U 100 に伝える。

アドレス信号を出力する機能を持つ入出力端子202の構成は、出力パッファ306にアドレス信号、制御信号がそれぞれ I / Oパス106の替わりにトランスファゲート312を通して接続された事と内部データパス111が取り除かれている事を除いて同様である。したがって、ポートモード時の動作は、入出力端子201と回様である。また、エミュレーションモードの時で、外付けブログラムメモリのリードサイクル時には入出力端子201からは外付け

入力増子205にロウレベル"0"を入力する と、コントロール信号208はロウレベル"0° となる。アンドゲート303は非選択状態でロウ レベル * 0 * が出力され、アンドゲート302は 選択状態で、ポート制御信号315がオアゲート 314から出力される。また、トランスファゲー ト313はOFF状態となる。との結果、ポート 制御信号315がアクティブ『1°になった時だ けトランスファゲート312がON状態となり、 オアゲート314からハイレベル"1"が出力さ れ、出力ペッファ306がUN状態となって LO パス106上のモードデータまたはボートデータ がトランスファゲート312を介して、出力ペッ ファ306から入出力端子204~1に出力され る。それ以外の時は、出力パッファ306、トラ ンスファゲート307はOFF状態、トランスフ ァゲート308はON状態で、入出力端子続み込 み信号311がアクティブ"1"の期間だけ入出 カ端子204-1上のデータが入力パッファ317。 トランスファゲート308、入力パッファ316

プログラムメモリのアドレス信号が、また入出力 端子202からは制御信号が出力される。

一方、出力ポートデータ、入出力指定データの外付けラッチへのライトサイクル時には、入出力端子201からは外付けラッチに対するアドレス 信号が、また入出力端子202からはそれへの制御信号がそれぞれ出力される。

今、CPUがエミュレーションモードで動作している時は、各ポートは外部メモリと接続されているため、単純に考えれば、周辺装置をCPUへ接続することができなくなる。しかしこの不都合は以下に示すように本発明には生じない。これを第4因のブロック図を用いて説明する。

これはエミュレイションモードにより失なわれた周辺装置に対するボート機能を簡単な回路を付加することによって補償する一例で、その一端子分の構成を示す。シングルチップマイクロコンドュータ400はエミュレイションモードで使用しているので、チップの入出力端子204はデータパス端子、入出力端子、201はアドレスパス端

子、入出力端子202-1はライト信号端子。入 出力端子202-2はリード信号端子として、そ れぞれ機能してむり、外部のメモリと接続されて いる。従って、これらの入出力端子が本来持って いるポート機能は破線内の回路で補償される。第 3 図で説明した入出力端子204-1は第2図の 入出力増子204内の1つの増子に対応し、との 入出力端子が本来持つポート機能は第4図のポー ト端子409で実現される。との破線内の回路は、 ナドレスパス,データパス。リード信号。ライト 信号の各端子として使用されるポート端子の数だ け必要とされるが、すべて同じ回路構成でよい。 プログラムメモリ405はンシングルチップマイ クロコンピュータ400が実行するプログラムを「 格納する外付けメモリで、シングルチップマイク ロコンピュータ400はデータパス406,アド レスパス407,リード信号408の制御で外付 けプログラムメモリ405からプログラムを受け 取って実行する。ポートラッチ410はポート婚 子409から出力するデータを保持するラッテで、 第3図のポートア/F304と同じ機能を持つ。 モードラッチ411はポート端子409の入出力 指定データを保持するラッチで、とのラッチの出 カデータは出力パッファ 4 2 0 、入力パッファ414 415を制御する。又、とのラッチは第3図のモ - ドF/F305と同様の機能を持つ。アンドゲ - ト416はアドレスパス407上のポートラッ チ410化対するアドレス信号とリード信号 408 から、入力パッファ414または415を制御す るポート端子観み込み信号421を作り出す。と の制御信号は第3図の入出力端子読み込み信号311 と同じ働きをする。アンドゲード省177はアドレ スパス407上のポートラッチ410に対するア ドレス信号と、ライト信号419からポートラッ チ410にデータパス406上のポートデータの 書き込みを制御するポートラッチ書き込み信号422 とを作り出す。アンドゲート418はアドレスペ ス407上のモードラッチ411に対するアドレ ス信号と、ライト信号419からモードラッチ411 化データパス406上のモードデータの書き込み

を制御するモードラッチ書き込み信号423とを作り出す。

つぎに第5図。第6図。第7図。第8図のタイ ミング図を参照して動作を説明する。まず、外付 けプログラムメモリ405からプログラムを脱み 出すリードサイクルの動作を説明する。シングル チップマイクロコンピュータ400はアドレスパ ス407上に1500のタイミングでプログラム メモリ405に対するアドレス信号を出力し、続 いてリード信号408をt501のタイミングで アクティブ^{*}0 " 化する。プログラムメモリはこ の t 5 0 1 の タ イ ミングからデータパス 4 0 6 上 にデータを出力し、シングルチップマイクロコン ピュータ400は t 5 0 2 のリード信号408が 立ち上がるタイミングに同期して、この出力デー **メをデータパス端子として機能している入出力端** 子204から取り込む。次にモードラッチ411 化モードデータを書き込むライトサイクルの動作 を朗6図をもちいて説明する。シングルチップマ イクロコンピュータ400はt600のタイミン タでアドレスパス407上にモードラッチ411 のアドレス信号を、また同じタイミングでポート 制御信号315をアクティブ*1°にし、入出力 増子204からモードデータを出力する。

祝いて、モードア/F書き込み信号309がア クティブ・1 "になる t 601から t 602の間、 ライト信号419がアクティブ・0"となりt602 のライト信号419が立ち上がるタイミングに同 期してモードラッチ書き込み信号423が立ち下 がり、このタイミングでデータペス406上のモ ードデータがモードラッチ411に書き込まれる。

次にポートラッチ410にポードデータを書き込むライトサイクルの動作を第7図を用いて説明する。シングルチップマイクロコンピュータ400は1700のタイミングでアドレスパス407上にポートラッチ410のアドレス信号を、また同じタイミングでポート制御信号315をアクティブ・1mにし、入出力端子204からポートデータを出力する。

続いてポートF/F書き込み信号310がアク

特開昭58-3054 (6)

ティブ・1 * にたる1701から1702の間、
ライト信号419がアクティブ・0 * となり、
1702のライト信号419が立ち上がるタイ
ミングに同期してポートラッチ書を込み信号422が立ち下がり、このタイミングでデータバス406上のモードデータがポートラッチ410に書き込まれる。モードラッチ411にハイレベル1*
がラッチされている時は出力パッファ420は
ON状態となり、ポートラッチ410にラッチされたデータは、出力パッファ420を介してポート端子409に出力される。モードラッチ411にロウレベル・0 * がラッチされたデータはポート第子409に出力されない。

次にポートのリードサイクルの動作を第8図のタイミング図を参図して説明する。モードラッチ411,にハイレベル 1 * がラッチされている時は、アンドゲート413が選択状態になり、またモンドゲート412が非選択状態になり、またモ

ロコンピュータ400は1802のタイミングで リード信号408を発生してポート端子成み込み 信号421を解除する。とれに同期して、データ パス406上のデータはシングルチップマイクロ コンピュータ400の内部に取り込まれる。

以上脱明したように入力増子205に、ロウレベル"0"を入力する事によりCPU100は入出力増子201,202,204を使って外付けブログラムメモリからブログラムを統み出して実行するとともに、入出力増子201,202,204が持つポートの機能を外付けの回路で完全に実現する事ができる。したがって本発明により量強用シングルチップマイクロコンピュータをそのままエパチップとして使用する事が可能となり、特別にエパチップを作る必要がない。

本発明はシングルチャプマイクロコンピュータの開発において、エパチャブの開発を必要とせず、開発費用、開発期間を大幅に削減できるという大きな利点がある。また、ソフトウェア開発の為に特別に開発されたエパチャブを使り必要がなく、

ードラッチ411にロウレベル"0°がラッチさ れている時は、アンドゲート412が選択状態、 アンドゲート413が非選択状態になっている。 シングルチップマイクロコンピュータ400はア ドレスパス407にt800のタイミングでポー トラッチ410のアドレス信号を出力する。 続い ては801からは802の間入出力端子続み込み 信号3 1 1をアクティブ "1·" にし、同じ t 801 からし802の間リード信号408をアクティブ 『0『する。とれによりポート端子読み込み信号 421がアクティブ"1"になる。これに同期し て、モードラッチ411にハイレベル"1°かラ ッチされている時は、アンドゲート413が選択 され、入力ペッファ415がON状態となり、ポ - トラッチ410の内容がデータペス406上化 出力され、また、モードラッチ411にロウレベ ル『0゜がラッチされている時は、アンドゲート 412が選択され入力ペッファ414がON状態 となり、ポート嫡子409上のデータがデータパ ス406上に出力される。シングルチップマイク

非常に安価なエパチップを提供する事が可能である。

尚、増子205からのコントロール信号をCPUから発生するようにしたり、又これをエミレイションモードにおいて、周辺装置とのデータ転送時にのみ"1"にするように切り替えてやれば、第4回に示す破滅部の外部回路を省略することもできる。この発明は増子を複数の機能として使用する時、即ち共用増子として使用する時のすべてに適用できるととは明らかである。

4. 図面の無単カ戦田

第1図はシングルチップマイクロコンピュータソフトウェア開発用の従来のエペチップのプロック図、第2図は本発明の一実施例によるシングルチップマイクロコンピュータのプロック図、第3図は第2図のシングルチップマイクロコンピュータの入出力増子部分の評細な回路図、第4図は第2図のシングルチップマイクロコンピュータを用いたシステムの回路図、第5図は外付けブログラ

特開昭58-3054 (ア)

ムメモリのリードサイクルのタイミング図、第6 図は外付けポート用モードラッチのライトサイク ルのタイミング図、第7図は外付けポート用ポートラッチのライトサイクルのタイミング図、第8 図は外付けポートのリードサイクルのタイミング 図である。

100 ······ CPU、101 ····· ブログラムメモリ、102、103、104、105 ·····ボート、106 ····· I/Oパス、107 ····· アドレスパス 端子、108 ····· 内部アドレスパス、109 ····· リード信号端子、110 ·····データパス 端子、109 ····· リード信号端子、110 ·····データパス 端子、111 ····· 内部データパス、201、202、202 ···· 202 ···· 204 ···· 1 ···· 入出力端子、205 ····· 入力端子、206 ····· ゲート、307、308、312、313 ····· トランスファゲート、207 ····· マルチブレクサ、208 ···· ··· コントロール信号、302、303、412、413、416、417、418 ····· アンドゲート、304 ····・ポートド/ド、305 ····・モードド/ド、306、420 ····・ 出力パッファ、

3 0 9 ·····・モードア/F書き込み信号、3 1 0 ···

···・ボートF/F。 き込み信号、3 1 1 ·····・入出

力端子観み込み信号、3 1 4 ·····・オアゲート、
3 1 5 ····・ボート制御信号、3 1 6 。 3 1 7 。

4 1 4 。 4 1 5 ·····・入力ペッファ、4 0 0 ····・・シ

· グルチップマイクロコンピュータ、4 0 5 ····・・


外付けプログラムメモリ、4 0 6 ···・・データペス、
4 0 7 ····・・アドレスペス、4 0 8 ···・・リード信号、
4 1 0 ···・・ボートラッチ、4 1 1 ···・・モードラッナ、4 1 9 ···・・ライト信号、4 2 1 ···・・ボート 端

子読み込み信号、4 2 2 ···・・・・・ラッチ書き込み信号、


み信号、4 2 3 ···・・モードラッチ書き込み信号、

代理人 弁理士 内 原







第 1 図




第 2 図








第 3 図




第 4 図









第 8 図